.
ADCON1 Управляющий регистр модуля АЦП
R/W-0 | R/W-0 | U-0 | U-0 | R/W-0 | R/W-0 | R/W-0 | R/W-0 |
ADFM | ADCS2 | - | - | PCFG3 | PCFG2 | PCFG1 | PCFG0 |
Бит7 | Бит6 | Бит5 | Бит4 | Бит3 | Бит2 | Бит1 | Бит0 |
бит 7 ADFM: Формат сохранения 10-разрядного результата
1 = правое выравнивание, 6 старших бит ADRESH читаются как ‘0’
0 = левое выравнивание, 6 младших бит ADRESL читаются как ‘0’
бит 6 ADCS2: Выбор источника тактового сигнала (биты ADCON1 выделены полужирным шрифтом)
ADCON1 -ADCS2- |
ADCON0 -ADCS1:ADCS0- |
Тактовый сигнал АЦП |
0 | 00 | FOSC/2 |
0 | 01 | FOSC/8 |
0 | 10 | FOSC/32 |
0 | 11 | FRC (внутренний RC генератор модуля АЦП) |
1 | 00 | FOSC/4 |
1 | 01 | FOSC/16 |
1 | 10 | FOSC/64 |
1 | 11 | FRC (внутренний RC генератор модуля АЦП) |
бит 5-4 Не используются: читаются как ‘0’
бит 3-0 PCFG3:PCFG0: Управляющие биты настройки каналов АЦП
PCFG -3:0- |
AN7 | AN6 | AN5 | AN4 | AN3 | AN2 | AN1 | AN0 | VREF+ | VREF- |
Кан./ VREF(2) |
0000 | A | A | A | A | A | A | A | A | VDD | VSS | 8/0 |
0001 | A | A | A | A | VREF+ | A | A | A | AN3 | VSS | 7/0 |
0010 | D | D | D | A | A | A | A | A | VDD | VSS | 5/0 |
0011 | D | D | D | A | VREF+ | A | A | A | AN3 | VSS | 4/1 |
0100 | D | D | D | D | A | D | A | A | VDD | VSS | 3/0 |
0101 | D | D | D | D | VREF+ | D | A | A | AN3 | VSS | 2/1 |
011X | D | D | D | D | D | D | D | D | - | - | 0/0 |
1000 | A | A | A | A | VREF+ | VREF- | A | A | AN3 | AN2 | 6/2 |
1001 | D | D | A | A | A | A | A | A | VDD | VSS | 6/0 |
1010 | D | D | A | A | VREF+ | A | A | A | AN3 | VSS | 5/1 |
1011 | D | D | A | A | VREF+ | VREF- | A | A | AN3 | AN2 | 4/2 |
1100 | D | D | D | A | VREF+ | VREF- | A | A | AN3 | AN2 | 3/2 |
1101 | D | D | D | D | VREF+ | VREF- | A | A | AN3 | AN2 | 2/2 |
1110 | D | D | D | D | D | D | D | A | VDD | VSS | 1/0 |
1111 | D | D | D | D | VREF+ | VREF- | D | A | AN3 | AN2 | 1/2 |
A = аналоговый вход D = ц ифровой канал ввода/вывода
Все права принадлежат ChipMK.ru. При копировании материала ссылка обязательна. 2011-2021 © ChipMK.ru
![]() |
|